第６２回研究会　回路設計・基板設計分野講習会

　最近の電子製品は動作周波数の高速化や実装の高密度化により、回路図通りの基板 設計と実装試作を行っても設計者の意図した機能が達成できず、試作品の検証から設 計（変更）へ戻るサイクルが多くなっています。製品ライフサイクル管理（Product Life Management）におけるコスト削減、開発期間の短縮等の見地から、試作サイク ルを減らすことが重要であり、そのためにはなるべく設計の上流段階で問題となる部 分を検証することが有効です。
　このような背景からこの度当研究会の会員でもある(株)富士通長野システムエンジ ニアリング様に、高速デジタル回路の設計段階における伝送路解析についてご講演い ただくことになりました。
　(株)富士通長野システムエンジニアリング様は、回路設計においては 『SignalAdviser』、基板設計の段階では『SIGAL』というCADと解析ツールを組み合 わせたシステムを開発しております。これらのツールを使った、高速デジタル回路設 計における伝送線路解析について、運用事例を含めてご紹介いただきます。これらは 設計上流工程での検証・対策（フロントローディング設計）を可能とすることで試作 サイクルを低減するだけでなく、回路設計者や基板設計者を育成支援するツールとし ても使えます。
　高速デジタル製品（ＡＶ機器,産業機器コントローラ,通信機器など）の設計に携わ る回路設計者および基板設計者だけでなく、設計手法の変革を求められる技術管理部 門や高速デジタル回路を応用する研究開発部門の方にも示唆に富んだ内容と思われま す。是非ご聴講の上企業活動にお役立て下さい。