第70回研究会

開催案内

会員でない方も参加できます



テーマ  「低ノイズ・高速化を実現する基板設計技術」
講 師 日本フェンオール(株)
       システム技術部 部長 久保寺 忠 氏
日 時
平成16年2月10日(火)
13時30分から17時まで
(受付 13時から)
場 所
 長野県情報技術試験場 2F 研修室
 松本市野溝西1−7−7
 電話 0263-25-0790
受講のおすすめ

 高速,高周波技術の技術的進歩は,回路,インフラ面でとどまるところがありません。 動画のネット配信,カーエレクトロニクスにおける制御技術など先端ニーズは,主に半導体や実装技術の高度化によって支えられてきました。 また、基板設計技術においても特にシミュレーション技術の進展によって設計品質、効率が格段に向上しています。ただ、環境が便利になればなるほど設計者には様々な技術が要求され、日常業務と技術の習得の板ばさみになっている設計者が多いのではないかと思います。
 本講座では、現場で働く第一線の回路設計者および基板設計者を対象に、なぜノイズが出るのか、高速になるとなぜ波形が乱れるのかなど基本的な事柄を分りやすく解説します。理論はクーロンの法則だけです。この法則が現場でどれだけ活用できるか、きっと驚かれると思います。
 講師をお務め頂く久保寺忠氏は、「高速デジタル回路実装ノウハウ」(CQ出版)の著者でもあります(*1)。長野県電子回路技術研究会では、来年度も氏をお招きし更に技術的に深い研究会を企画しており、本講座はその入門編に当たります。  是非ご出席頂き、今後の企業活動にお役立ていただくようお勧めします。

*1 「高速デジタル回路実装ノウハウ」の内容は以下URLで紹介されています。
http://www.cqpub.co.jp/hanbai/books/33/33481.htm

参加費 長野県電子回路技術研究会会員 無料
非会員:3,000円 (当日受付で承ります)
定員 40名
申し込み方法 テーマ名、会社名、所属部署、氏名、連絡先(所在地、電話番号、FAX番号、E-Mailアドレス等の何れか)を明記の上、E-Mail, FAXまたは郵送で以下までお申し込み下さい。
申し込み先 長野県情報技術試験場 設計技術部 村石道弘
E-Mail: muraishi@nagano-it.go.jp FAX:0263-26-5350 電話 0263-25-0790
申し込み締切り 平成16年2月4日(水)
ただし、締め切り日前でも定員に達しますと締め切りますので、お早めにお申し込みください。
その他 E-Mailで申し込みの方へ
希にメールが届かない事例があります。このためE-Mailでお申し込みの方には折り返し受付した旨返信しております。2営業日を過ぎても返信がない場合は、ご面倒ですがご確認をお願いします。


詳細地図(信号交差点名入り)  詳細地図(信号交差点名入り pdf )  詳細地図(MapFan)


主 催
長野県電子回路技術研究会




長野県電子回路技術研究会へのお問い合わせは以下までお願いします。

  wadmin@kairoken.gr.jp