◆第１部　「高速シリアル信号のプロービングと測定技術」(13:00〜14:40)
　信号の伝送速度がGbit以上になるとEMI、ノイズ耐性、消費電力の点から差動信号にて伝送することが主流になります。しかし実際の差動伝送では低振幅にて急峻な立ち上がり時間を持った信号を伝送する例や低消費電力を要求される場合もあります。Gbit以上の差動信号を測定する場合にはプロービングをするために考慮しなければならないこともあります。このセミナではプローブして実際の信号をオシロスコープにて捉えて、何を測定しなければならないのかという測定評価のポイント、プロービングをするためのポイントを、LVDS信号伝送を例題にして、できるかぎりわかりやすく解説します。これから高速差動伝送を扱わなくてはならない技術者、すでに開発を始めて高速信号の具体的な測定方法を知りたいと思われている方に向けたセミナです。

◆第２部　「DDR2/DDR3の測定技術」(15:00〜16:40)
　DDR2のチップパッケージはFBGA（Fine pitch Ball Grid Array）と規定さています。パッケージ形状から、実装された状態では動作不良が生じた場合にプローブすることが困難になります。測定をするためにはデバイスの近端にてプローブすることが理想的ではありますが、具体的に測定をするための対策は最初から考慮しておかなければなりません。またDDR2-800などの高速メモリではDQ/DQSとのタイミングマージンが厳しくなり、更にクロックジッタの測定は12項目にわたっており、その測定も難しくなっています。このセミナではDDR2およびDDR3における測定規格の紹介と、規格に沿った測定方法、プロービング技術について、実機での測定を交えて解説します。エンベデッドDDR回路設計をされている方、回路の品質評価をされている方、これからDDRの設計をお考えの方向けのセミナです。