長野県電子回路技術研究会 講習会案内
VHDLは、米国国防省が提案したHDL(ハードウェア記述言語)であり、IEEE1076として規格化され、現在全世界の電子産業全般で企業間の回路設計情報の交換や内部構造仕様書として広く使われています。つまり、回路設計のパラダイムが、プリント基板上での既存ICの接続関係を定義すること(従来の回路設計CAD)から、シリコンチップ上に希望する機能の回路を定義すること(VHDL、HDLによる機能記述)へとシフトしており、これは、シンボルによる回路設計から、C言語ライクなテキストによる回路設計へと移行するということになります。
日本においても、パソコンをプラットフォームとした安価なEDA環境が整いつつあり、ASIC、FPGAの利用拡大に伴い、ハードシステム設計は、回路図入力よりHDLによる方法に移行されています。
ハード、ソフトの両方の設計/開発するシステムハウスにとっては、まさに理想的な手法の登場といえます。
1 日 時 平成9年10月1日(水) 入門コース 10時から17時まで
10月2日(木) 中級コース 10時から17時まで
2 場 所 長野県情報技術試験場 情報棟1F ソフトウェア実習室
3 講 師 日本サイプレスセミコンダクタ(株) デザインセンター
マネージャー 今野 勝司 氏
4 受 講 料 無料(テキスト代及び教材費として10,000円の費用がかかりますが、
研究会で負担いたします。)
5 定 員 8名(定員になりしだい締め切ります。)
(また申込者多数の場合は、実習設備等こちらで調整いたします。)
6 申込方法 締め切り日までに事務局あてに別紙のFAXまたはE-Mailでお申し込み下さい。
7 締 切 日 平成9年9月17日(水)
連絡先
長野県情報技術試験場 設計技術部内
長野県電子回路技術研究会事務局
担当 窪田昭真
住所 〒399松本市野溝西1-7-7
TEL (0263)25-0790
FAX (0263)26-5350
E-Mail kubota@nagano-it.go.jp
内容
10月1日(水) 入門コース 午前 (1)VHDLの紹介 講習 (2)VHDLのルール 講習 午後 (3)VHDLによる設計 実習 状態記述による設計 階層設計への応用 (4)演習 実習 回路設計 Warpによる設計 10月2日(木) 中級コース 午前 (1)VHDLの紹介 講習 (2)VHDLの基本構文と応用例 講習 午後 (3)VHDLによる設計 実習 記述方法による相違点 ステートマシーンによる状態記述対象
入門コース Windows及びパソコンの操作ができ、VHDLに興味のある方 中級コース 入門コースを習得された方またはVHDL、Verilog、C言語等の使用経験のある方コース別申込方法
入門コース・中級コースともに受講される方は、別紙申込書の両方に○印をご記入ください。 一方のコースのみ受講される方は、別紙申込書のご希望のコースに○印をご記入ください。費用内訳
Warp2(定価9,900円 正規品) PLDデザインに関する書籍
VHDLクラス 参加申込書
平成9年 月 日
長野県電子回路技術研究会 事務局行き
FAX (0263)26-5350
テーマ:VHDLクラス 日 時:平成9年10月1日(水)・2日(木) 10時から17時まで 場 所:長野県情報技術試験場 情報棟1F ソフトウェア実習室 会社名: 所在地: TEL: FAX: 参加者 (所属) : (氏名) (コース) : 入門・中級 : 入門・中級 : 入門・中級 : 入門・中級 : 入門・中級 ご希望のコースへ○印をご記入ください。